PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-101771

(43)Date of publication of application: 15.04.1997

(51)Int.CI.

G09G 5/36 GO6T 1/00 G09G 5/02

(21)Application number: 07-257421

(71)Applicant: HITACHI LTD

(22)Date of filing: 04.10.1995

(72)Inventor: MORINAGA TAKENORI **INAGAKI YUKIHIDE**

TERADA KOICHI

KUROKAWA YOSHITAKE

MORINO TOKAI


KOHIYAMA TOMOHISA

(54) PICTURE PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a picture processor in which a manufacturing cost and power consumption is suppressed while preventing influence to picture quality by masking low-order plural bits of picture data at the preceding stage for scaling processing and reducing member of color processing.

SOLUTION: A picture processing device comprises a bit mask circuit 2, a scaling circuit 3, a line memory 21 for scaling required for scaling processing, a reducing number of color circuit 5, a line memory 20 for diffusion-processing an error, and a bus interface 4. The bit mask circuit 2 outputs picture data of 5 bits/pixel per one element, total 15 bits/pixel by masking low-order 3 bits of an input of 8 bits/pixel per one element, total 24 bits/pixel in RGB picture data. The scaling circuit 3 performs scaling of inputted RGB picture data and outputs it, the reducing circuit 5 reduces the number of colors of inputted RGB picture data and outputs it. The bus interface 4 controls an output from a bus 114 to the bit mask circuit 2 and an input from the reducing circuit 5 to the bus 114.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

S. YAMAMOTO OSAKA

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公院發号

特開平9-101771

(43)公開日 平成9年(1997)4月15日

最終頁に続く


(51) Int CL*		識別記号	庁内整理部号	PΙ			技術表示信所	
G09G	9 G 5/38 6 2 0 9977-5H		9977 - 5H	G09G	5/38	5/38 5 2 0 A		
G06T	1/00		9377-5H		5/02	/02 C		
G08G	5/02			G06F 1	5/ 6 8 3 1 0			
H 0 4 N	1/48			H04N	1/48	C		
				李连维求	宋蘭宋	前求項の数6	OL (全 8 頁)	
(21)出職番号		转展平7-257421		(71)出與人	000005108			
(22)出藏日		平成7年(1995)10月4日			株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地			
(SEATTORNEY)		十年(1883)10)	(ma) Francis					
		•	(72)発明者					
							王神寺1099香地株式	
				(72) 発明者	会社日立製作所システム開発研究所内			
					種垣 等			
				1	种宋川沙	则川崎市府坐区	王禅守1088番地株式	
					会社日3	工具作所システム	人 関発研究所内	
				(72)発明者	寺田 う	t		
					神奈川県川崎市麻鱼区王禅寺1090番地株式			
						対象作所システ		

(54) 【発明の名称】 国像処理装置

(57)【要約】

【課題】低コストかつ低消費電力の画像データの減色処理を行う画像処理装置を提供する。

【解決手段】画像処理装置は、画像データのビット数を元のイメージに近いまま減らす減色処理を行う減色回路であり、ディンタル画像データのビット数を色成分1要素あたり8ビット/画素未満、かつ減色回路の色成分1要素あたりの出力ビット数よりも大きいビット数にできるよう下位の数ビットをマスクするビットマスク回路を備える。



(74)代理人 弁理士 小川 勝男

22. Dec. 2005 11:44

(2)

特開平9-101771

【特許請求の範囲】

【請求項1】ディジタル画像データ出力装置から出力さ れた関係データの階調数を減らし画像データのビット数 を減らす減色手段を備えた画像処理装置において、前記 減色手段に入力される3要素の色成分を持つカラー画像 データの1要素あたりのピット数が8ビット/顧素未満 で、前配減色手段で出力される1要素あたりのピット数 よりも大きくなるように、前記滅色手段の前段に前記画 像データの下位の数ピットをマスクするピットマスク争 段を3チャネル備えたことを特徴とする関係処理装置。 【請求項2】ディジタル画像データ出力装置から出力さ れた面像データの階調数を減らし国像データのビット数 を減らす減色手段を備えた画像処理装置において、前記 旗色手段に入力される輝度成分を持つモノクロ面像デー タのビット数が8ビット/圓素未満で、前記減色手段で 出力されるビット数よりも大きくなるように、前配減色 手段の前段に関係データの下位の数ピットをマスクする ビットマスク手段を1チャネル備えたことを特徴とする 國像処理装置。

1

【請求項3】前配ビットマスク手段のマスクする下位の 20 ビット数が1チャネルあたり3ビットである前求項1あ るいは2に記載の画像処理装置。

【請求項4】ディジタル関像データ出力装置から出力さ れた画像データの階調数を減らし画像データのピット数 を減らす減色手段を備えた画像処理装置において、前記 ディジタル関係データ出力設置がカラーのアナログ画像 信号を、3要素の色成分に分け1要素あたり8ビット/ 画素未満で、前記減色手段で出力される1要素あたりの ビット数よりも大きいビット数のディジタル面像データ に変換する3チャネルのA/D変換器を備えているとと 30 NTS FOR COMPUTER GRAPHIC を特徴とする関像処理装置。

【鯖求項5】ディジタル画像データ出力装置から出力さ れた画像データの階調数を減らし画像データのビット数 を減らす減色手段を備えた画像処理装置において、前記 ディジタル関像データ出力装置がモノクロのアナログ面 像信号を、8ビット/画撃未満で、前記滅色手段で出力 されるビット数よりも大きいビット数のディジタル画像 データに変換する1チャネルのA/D変換器を備えてい ることを特徴とする画像処理装置。

【請求項6】前記A/D変換器のピット数が1チャネル 40 あたり5ビット/回索である請求項4あるいは5に記載 の画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はディジタル随像デー タを入力し減色回路で画像データの階調数を減らす画像 処理狭置に関する。

[0002]

【従来の技術】周知のように、カラーのディジタル画像 データはRGB(赤成分、緑成分、青成分)やYUV

(輝度信号、赤の色差信号、青の色差信号) などの3 要 素を持っている。一般に自然画像の陸硬表現は1要素あ たり8ビット/国素、3要素で計24ビット/国素のデ ータ(以下、24ビットカラーという)が必要であると されている。一方、画像データを表示する画像表示基礎 で、との24ビットカラーを表示できないものも存在す る。そこでこれらの画像表示装置で24ビットカラーの 画像データを表示するためには、画像データの階調数を 減らしてビット数を減らすための画像処理装置が必要と 10 なる。従来の回像処理装置では、接続されている表示法 屋の表示可能色数に関うず色成分3要素につき8ビット / 剛素、計24ビット/画案の画像データを入力するも のとなっている。画像処理装置の内部では、この24ビ ットカラーの画像データは減色回路に入力されるわけだ が、例えば、8ビットカラー(258色)に減色する場 合には、色成分1要素あたり8ピットつまり258階級 を6階調程度に減らす必要がある。この減色処理の方法 には様々なものが提案されているが、代表的なものにオ ーダードディザ法や誤差拡散法がある。オーダードディ ザ法は、最適な加算課差パターン(オーダードディザバ ターン)を加算し、しまい値比較を行うものであり、バ ターンテクスチャ効果を最小にしながら階調を落とすと とができる。誤差拡散法は階調を落とす際に生じる誤差 を周囲のピクセルに分散する方法であり、画像の中の本 来の情報を保存しているので画像の細部表現を改善でき るという特徴を持っているが、誤差情報を次のラインま で保持しておくための誤差拡散処理用ラインメモリを減 色回路に付加する必要がある。例えば、オーダードディ ザ法の一例として「PROCEDURAL ELEME SI (David F. Rogers, McGraw-Hill Book Company) に256階調の

記述がある。 [0003]

【桑切が解決しようとする課題】―般に画像を表示する 際に擬似輪郭が見えないディジタル画像データのビット 数は色成分1要素あたり5ビット/画素、3要素で計1 5ピット/國素(以下、15ピットカラーという)であ ると言われており、下位の3ピットは閲覧にはほとんど 影響を与えない。さらに表示装置の表示可能色数が15 ビットカラーより少ない場合には、色成分1要素あたり 8ビット/画景、3要素で計24ビット/画素の24ビ ットカラーの関像データが画像処理装置に入力されて も、滅色回路により階調数つまりピット数が15ピット カラー未満に減らされてしまう。との場合には一層、下 位3ピットが国質に与える影響は少なくなる。一方、誤 差拡散法で減色団路の入力ビット数と出力ビット数の差 が大きいほど量子化の際の誤差のビット数も大きくな

画像データをオーダードディザ法を用いて2階間にする

50 る。減色回路が誤差拡散法を用いる場合は、次のライン

(3)

特類平9~101771

の画案の計算のために 1 ライン分の課盤を課差拡散処理 用ラインメモリに格納するので、その容量は入力ビット 数と出力ビット数の差が大きくなるにつれて大きくな る、したがって画像データの1要素あたり下位3ビット は表示画像の画質にほとんど影響を与えないにも関う ず、誤差拡散処理用ラインメモリの容量を増やす原因と なる。さらにCMOSで実現された減色回路では、ビッ トの反転が多い下位3ビットを入力するのは表示面像の **画質にほとんど影響を与えないにも関うず、電力を消費** する原因となる。

3

【0004】本発明の目的は、画質に与える影響が少な いままコストと消費電力を抑えた面像処理装置を提供す ることにある.

[00051

【課題を解決するための手段】 静求項1あるいは2の発 明にかかる画像処理装置は、画像データ出力装置から画 像データを入力して階調数を減らし関係データのビット 数を減らす減色回路を備える画像処理装置で、減色回路 の前段に色成分1要素あたり8ビット/画素未満で減色 の下位の数ピットをマスクするピットマスク回路を備え ている。また請求項4あるいは5の発明にかかる画像処 理装置はアナログ画像信号の色成分を1要素あたり8 ビ ット/画素未満で、かつ減色回路で出力される1要素あ たりのピット数よりも大きいビット数のディジタル関係 データに変換するA/D変換器を備えている。

【0008】請求項1あるいは2の発明にかかる箇像処 理装置は、減色回路に入力するデータのビット数が色成 分1要素あたり8ビット/画素未満で減色回路の出力ビ ット数よりも大きくなるように、下位の数ピットをマス 30 クするビットマスク回路を減色回路前段に備えたので画 質に影響の少ない下位の数ピットが減色回路に入力され ない。したがって観差拡軟処理用ラインメモリの容量を 減らすことができコストを下げることができる。またビ ット反転の多い下位の数ピットを後段の回路に入力しな いので後段の回路での電力消費を抑えるとともできる。 また請求項4あるいは5の発明の画像処理装置はアナロ グ画像信号をディジタル画像データに変換するA/D変 換器の出力ビット数が色成分1要素あたり8ビット/面 素未満で減色回路の出力ビット数よりも大きいので、図 40 質に影響の少ない下位の数ピットが減色回路に入力され ない。したがって誤差拡散処理用ラインメモリの容量を 鍼らすことができコストを下げることができる。 またビ ット反転の多い下位の数ピットを後段の回路に入力しな いので後段の回路での電力消費を抑えることもできる。 さらにピット数が8ピット/画索未淌のA/D変換器を 用いることができるので、A/D変換器のコストと電力 消費を抑えることもできる。

[0007]

例を示す。この実施例は関像処理装置8と画像表示装置 11をパーソナルコンピュータ100に拡張ポードの形 盤で内蔵し、ハードディスク装置113に格納されてい る画像データを表示する装置のブロック図である。パー ソナルコンピュータ100はCPU111、主記憶11 2、ハードディスク装置113、パス114とで構成さ れる。関像読み取り装置8は、RGBの3要素を持つカ ラー画像データ(以下、RGB画像データという)を1 要素あたり8ビット/圓素、針24ビット/圓素で入力 10 し下位3ビットをマスクして1要素あたり5ビット/画 素、計15ピット/画素で出力するピットマスク回路2 と、入力されたRGB画像データをスケーリングして出 力するスケーリング回路3と、スケーリング処理に必要 なスケーリング用ラインメモリ21と、入力されたRG B関係データの色数を削減して出力する減色回路 5 と、 製姜依飲法を用いた減色処理に必要な誤差拡散処理用ラ インメモリ20と、パス114からピットマスク回路2 への出力と減色回路5からパス114への入力を制御す るパスインタフェース4とで構成される。画像表示装置 回路の出力ビット数よりも大きくなるように関像データ 20 11は、画像表示装置11を制御するビデオコントロー ラ7と、RGB関係データを格納するための関係メモリ 8 (以下、VRAMという)、258色(以下、8ビッ トカラーという)までのRGB面像データを表示できる 液晶ディスプレイ9 と、液晶ディスプレイ8を制御する 液晶コントローラ10とで構成される。画像処理装置8 と画像表示装置11は、それぞれパスインタフェース4 とビデオコントローラ7を介して、パーソナルコンピュ ータ100のバス114と接続される。

【0008】次に本装置の動作について詳細に説明す

【0009】ハードディスク装置113からパス114 を介してパスインタフェース4に入力された24ビット カラーのRGB画像データVdは次にビットマスク回路 2に出力される。ピットマスク回路2に入力されたRG B画像データVdはRGBの1要素あたり下位3ビット づつマスクされ、1要素あたり5ビット/面素、3要素 で計15ピット/画素(以下、15ピットカラーとい う)のRGB画像データVdmとしてスケーリング回路 3に出力される。スケーリング回路3に入力されたRG B画像データVdmは縦横それぞれ1/4に縮小され る。1/4に縮小された画像データの画素の値にはその 画素のまわりの級機4×4の画素の値の平均を用いるの でその4×4の画素の値の平均が求まるまで計算途中の 合計値をスケーリング用ラインメモリ21に保存する。 との場合、スケーリングされた画像を求める際に1 園業 が使うラインメモリのビット数は4×4=2^4より1 5+4=19ビットとなる。スケーリング回路3から出 力された縮小されたRGB画像データVdmsは次に減 色回路5に入力される。減色回路5に入力されたRGB 【発明の実施の形態】図1に、第1実施例の本発明の一 50 画像データVdmgは誤差拡散法を用いて、15ビット

(4)

特解平9-101771

カラーから8ピットカラーへと減色処理される。誤差拡 散法で減色処理するためには前のラインで求められた誤 差が必要となるので次のラインまで現在のラインの誤差 を誤差拡散処理用ラインメモリ20に保存する。との場 合、1 國衆分の誤差を格納するためのビット数は15-8=7ビットとなる。減色回路5から出力された減色処 理されたRGB画像データVdmssはパスインタフェ ース4へ出力される。RGB圓像データVdmssが入 力されたバスインタフェース4はパス114を介してビ デオコントローラ7に送信され、さらにVRAM6、液 10 晶コントローラ10を介して波晶ディスプレイ9へと送 られ表示される。

5

【0010】以上の梯成は、RGB画像データがパスイ ンタフェース4から24ピットカラーのまま直接スケー リング回路3へ出力される従来の画像処理装置と比較し て、スケーリング回路の前に色成分1要素あたり8ビッ ト/団素の下位3ビットをマスクして、3要素で計16 ビット/幽索のRGB圓像データにするビットマスク回 路2を備えていることに特徴がある。

【0011】本実施例におけるビットマスク回路2のマ 20. 【0017】図2に、図1に示す画像処理袋置8を画像 スクするビット数はRGB関係データの規似輪郭が見え ないビット数が各要素あたり5ビットであると言われて いることから5ピットとした。しかしより正確に画像を 表示するためには5ビットより大きな値にしてもよい し、画質を落としてよい場合には5ピットより小さな値 にしてもよい。また減色回路部5で出力するRGB関係 データの色数は液晶ディスプレイ9の表示色が8ビット カラーであることから8ピットカラーとしたが、液晶デ ィスプレイ9が8ピットカラー以上を表示できるもので ビットカラー以下しか表示できないものである場合には 8ビットより小さな値にしてもよい。 さらに目の特性で RGBの感度が違うととやRGB3要素合計のビット数 がCPU111やビデオコントローラ7、バスインタフ ェース4が扱いやすい8ビットや18ビットにするため にRGBごとに異なるピットをピットマスク回路2でマ スクしてもよい。例えばマスクした後にRGBで3: 3:2ピット(計8ピット)、5:8:5ピット(計1 6ビット)となるように設定してもよい。

【0012】また、本実施例ではパーソナルコンピュー タ100の構成としてCPU111、主記憶112、ハ ードディスク装置113、パス114を備えた簡単なも のを用いたが、本発明はかかるパーソナルコンピュータ の構成に限るものではない。例えば、画像データが格納 されているハードディスク装置113の代わりに光ディ スク装置や磁気テーブ装置でもよいし、半導体メモリ装 置などでもよい。

【0013】また、本英施例では画像表示装置11の構 成としてビデオコントローラ7、VRAM6、液晶ディ

ィスプレイ8と液晶コントローラ10の代わりに、VR AM6のRGB関係データをカラーパレットに従いアナ ログ信号にA/D交換するRAMDACと、そのアナロ グ信号を表示するCRTディスプレイなどでもよい。 【0014】また、本実施例で画像データとしてRGB 画像データを考えたが、これに限定されるものではな く、例えば、YUVを3要素とする関像データやモノク 口面像データでもよい。

【0015】また、本実施例では画像処理装置8や画像 表示装置11を制御する装置としてパーソナルコンピュ ータ100を用いたが、本発明はかかるパーソナルコン ビュータに限るものではない。例えば、バスインタフェ ース4やビデオコントローラ7を制御できる手段を持っ たワークステーションやPDA、画像表示専用装置など でもよい。

【0016】次に、第2実施例について説明する。第2 実施例は特に、画像処理装置の画像データの入力手段 が、ビデオカメラなどから取り込んだアナログ信号をA /D変換器で変換したディジタル画像データである。

処理装置60に替え、ビデオカメラ1と、ビデオカメラ からのRGB3要素のアナログ信号をそれぞれ5ピット /国素に変換する3チャネルのA/D変換器15とを備 えた読み取り画像表示装置の構成を示す。

【0018】ビデオカメラ1で入力されるカラーのアナ ログ信号はRGBの3要素に分けられA/D変換器15 に入力される。ととでRGBそれぞれ5ビット/園園、 計15ピット/画素のRGB関像データVdmに変換さ れ、関係入力装置80内のスケーリング回路3へ送られ ある場合には8ビットより大きな値にしてもよいし、8 30 る。その後の画像データの流れは第1実施例と同様であ る.

> 【0019】次に、第3実施例について説明する。第3 実施例は特に、画像処理装置の画像データとして、ハー ドディスク装置などの記憶装置に格納されている面象デ ータとビデオカメラなどから取り込んだアナログ信号を A/D変換器で変換したディジタル面像データの両方を とりうるものであり、さらにアナログ画像データを24 ビットカラーで読み取り、記憶装置に格納できる装置で ある.

【0020】図3に、図1に示す画像処理装置8を画像 処理装置70に替え、ビデオカメラ1と、ビデオカメラ からのRGB3要素のアナログ信号を1要素あたり8ビ ット/囲素に変換する3チャネルのA/D変換器16と を備え、記憶装置に格納された画像と読み取り画像とを 表示でき、かつ読み取り画像を記憶装置に格納できる装 置の構成を示す。

【0021】関係処理装置70は画像処理装置8と比べ て以下の点で異なる。まずパスインタフェース4とヒッ トマスク回路の間にセレクタ19がある。このセレクタ スプレイ9、液晶コントローラ10を考えたが、液晶デ 50 19はA/D変換器16からの出力と、パスインタフェ

S. YAMAMOTO OSAKA

(5)

特別平9~101771

ース4からの出力を切り替えてピットマスク回路2に出 力するものである。またA/D交換器18の出力は24 ピットカラーのままパスインタフェース4へも出力され る.

【0022】まず記憶装置に格納された画像を読み取る 方法を説明する。セレクタ19をパスインタフェース4 からの出力に切り替える。その後のRGB関像データの 流れは第1実施例と同様である。

【0023】次にビデオカメラ1から入力されたアナロ A/D交換器16からの出力に切り替える。ビデオカメ ラ1から出力されたアナログカラーの色成分3要素の信 号はA/D変換器18で1要素あたり8ピット/画索で RGB面像データVdへA/D交換され、セレクタ19 を通ってビットマスク回路2に出力される。RGB画像 データVdはビットマスク回路2で1要素あたり下位3 ビットをマスクされ、色成分1要素あたり5ビット/画 素のRGB回像データVdmとしてスケーリング回路3 へ出力される。その後のRGB画像データの流れは第2 実施例と間様である。

【0024】次にビデオカメラIからのアナログ関係信 号を記憶装置に格納する方法を説明する。ビデオカメラ 1から出力されたアナログカラーの色成分3要素の信号 はA/D変換器18で1要素あたり8ビット/画案でR GB画像データVdへA/D変換され、24ピットカラ 一のままパスインタフェース4へ出力される。その後パ ス114を介してハードディスク装置119へ格納され る。格納された画像データは実施例1における装置や実 施例3における英置などで表示するととができる。

は全てハードウェアイメージで構成したが、ソフトウェ

アによって実現しても構わない。

[0028]

【発明の効果】本発明の団像処理装置は上配の如く、表 示画像の品質にほとんど影響を与えない画像データの下 位3 ビットをスケーリング処理や減色処理の前段でマス クしたことでスケーリング用ラインメモリや誤差拡散処 理用ラインメモリの容量を減らせる。例えばスケーリン グ回路が1/4の縮小までサポートした場合では、4× $4=2^4$ Lb. (15+4)/(24+4)=19/グ画像信号を表示する方法を説明する。セレクタ19を 10 28とおよそ2/3にできる。また減色回路により8ビ ットカラーに減色する場合には、興差拡散処理用ライン メモリは(15-8)/(24-8)=7/18とおよ そ1/2にできる。これらは低コストにつながる。ま た、入力ビット数が8ビットより少ないことで8ビット の入力を持つスケーリング回路や減色回路と比較して低 消費電力となる。よって、表示画像の画質にほとんど影 響を与えずに、低コストかつ低消費電力の画像処理装置 を構成できる。

【図面の簡単な説明】

20 【図1】本発明の第1実施例のブロック図、 【図2】本発明の第2英施例のブロック図。 【図3】本発明の第3実施例のブロック図。

【符号の説明】


2…ピットマスク団路、3…スケーリング団路、4…バ スインタフェース、5…銭色回路、8…VRAM、7… ビデオコントローラ、8…画像処理装置、9…液晶ディ スプレイ、10…液晶コントローラ、11…関係表示線 便、15…A/D変換器、20…誤差拡散処理用ライン メモリ、21…スケーリング用ラインメモリ、100… 【0025】なお、以上の実施例における画像処理装置 30 パーソナルコンピュータ、111···CPU、112···主 記憶、113…ハードディスク装置、114…バス。

S. YAMAMOTO OSAKA

(6)

特闘平9-101771

(**52** 1)




(ア)


特開平9-101771

【図2】

图 2



[図3]



S. YAMAMOTO OSAKA S. YAMAMOTO OSAKA NO. 0350 P. 19/26

(8)

特開平9-101771

フロントページの続き

(72)発明者 黒川 能殺

神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム関発研究所内 (72)発明者 森野 東海

神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内

(72) 堯明者 小檜山 智久

神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内